# BEST AVAILABLE COFY

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-218037

(43) Date of publication of application: 31.07.2003

(51)Int.Cl.

H01L 21/205 C23C 16/30

H01L 21/306

(21)Application number : 2002-012172

(71)Applicant : DENSO CORP

(22)Date of filing:

21.01.2002

(72)Inventor: TSUJI NOBUHIRO

OZAWA MOTOI


TANAHASHI KIYOTAKA YAMAUCHI SHOICHI

## (54) METHOD OF MANUFACTURING SEMICONDUCTOR SUBSTRATE

### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a method of manufacturing semiconductor substrate, by which the embeddability of an embedded epitaxial film can be improved further in a film forming step of embedded epitaxial.

SOLUTION: A trench 3 is formed in a silicon substrate 1, and an epitaxial film 4 is formed on the substrate 1 including the inside of the trench 3. Then the inside of the trench 3 is filled with overlapped epitaxial films (4, 5, and 6), by performing the partial etching of the epitaxial film 4 using the vapor—phase etching action of hydrogen chloride and the formation of the epitaxial films (5 and 6) a plurality of times, in an atmosphere maintained at a pressure which is higher than that set at formation the film 4, in an atmosphere containing hydrogen chloride.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-218037 (P2003-218037A)

(43)公開日 平成15年7月31日(2003.7.31)

(51) Int.Cl. <sup>7</sup>		識別記号	<b>F</b> I		テーマコート*(参考)
H01L	21/205		H01L	21/205	4 K 0 3 0
C 2 3 C	16/30		C 2 3 C	16/30	5 F 0 O 4
H01L	21/306		H01L	21/302	P 5F045

### 審査請求 未請求 請求項の数10 OL (全 9 頁)


(21)出顧番号	特顧2002-12172(P2002-12172)	(71)出顧人	000004260		
			株式会社デンソー		
(22)出顧日	平成14年1月21日(2002.1.21)		愛知県刈谷市昭和町1丁目1番地		
		(72)発明者	<b>社 信博</b>		
			爱知県刈谷市昭和町1丁目1番地 株式会		
			社デンソー内		
		(72)発明者	小脚基		
		(,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	爱知果刈谷市昭和町1丁目1番地 株式会		
			社デンソー内		
		(74)代理人	100068755		
		(A) (AE)			
			弁理士 恩田 博宜 (外1名)		
			per adverse to detect a		
			最終頁に続く		

### (54) 【発明の名称】 半導体基板の製造方法

### (57)【要約】

【課題】 埋込エピ成膜工程においてより埋込性を向上させることが可能となる半導体基板の製造方法を提供する。

【解決手段】シリコン基板1にトレンチ3を形成し、エピタキシャル成長法によりトレンチ3内を含めたシリコン基板1上にエピタキシャル膜4を形成し、塩化水素を含んだ雰囲気においてエピタキシャル膜4の形成の際の処理圧力以上の雰囲気下にて塩化水素の気相エッチング作用を用いたエピタキシャル膜4の一部のエッチング処理と、エピタキシャル膜(5,6)の成膜処理とを複数回行ってトレンチ3内を重ねたエピタキシャル膜(4,5,6)にて埋め込む。



### 【特許請求の範囲】

【請求項1】 半導体基板(1)にトレンチ(3)を形 成する工程と、

1

エピタキシャル成長法により前記トレンチ(3)内を含 めた半導体基板(1)上にエピタキシャル膜(4)を形 成する工程と、

ハロゲン化物を含んだ雰囲気において前記エピタキシャ ル膜(4)の形成の際の処理圧力以上の雰囲気下にてハ ロゲン化物による気相エッチング作用を用いて前記エピ タキシャル膜(4)の一部をエッチングする工程と、 再度、エピタキシャル成長法により前記トレンチ(3) 内を含めた半導体基板(1)上にエピタキシャル膜

(5)を形成して前記トレンチ(3)内を重ねたエピタ キシャル膜(4,5)にて埋め込む工程と、

前記半導体基板(1)上のエピタキシャル膜(4,5) の表面を平坦化する工程と、を備えたことを特徴とする 半導体基板の製造方法。

【請求項2】 半導体基板(1)にトレンチ(3)を形 成する工程と、

エピタキシャル成長法により前記トレンチ (3) 内を含 20 めた半導体基板(1)上にエピタキシャル膜(4)を形 成する工程と、

ハロゲン化物を含んだ雰囲気において前記エピタキシャ ル膜(4)の形成の際の処理圧力以上の雰囲気下にてハ ロゲン化物による気相エッチング作用を用いたエピタキ シャル膜の一部のエッチング処理と、エピタキシャル膜 (5,6)の成膜処理とを複数回行って前記トレンチ

(3) 内を重ねたエピタキシャル膜(4,5,6) にて 埋め込む工程と、

前記半導体基板(1)上のエピタキシャル膜(4,5, 6) の表面を平坦化する工程と、を備えたことを特徴と する半導体基板の製造方法。

【請求項3】 前記エピタキシャル膜の一部のエッチン グ工程の後に、熱処理にてトレンチ(3)内のエピタキ シャル膜での角部の丸め加工を行う工程を追加したこと を特徴とする請求項1または2に記載の半導体基板の製 造方法。

【請求項4】 前記エピタキシャル膜の一部のエッチン グ工程でのエピタキシャル膜の形成の際の処理圧力以上 の雰囲気下とは、常圧以下であることを特徴とする請求 40 項1~3のいずれか1項に記載の半導体基板の製造方

【請求項5】 前記エピタキシャル膜の一部のエッチン グ工程でのエピタキシャル膜の形成の際の処理圧力以上 の雰囲気下とは、80~600 torrの範囲であるこ とを特徴とする請求項1~3のいずれか1項に記載の半 導体基板の製造方法。

【請求項6】 最初のエピタキシャル膜(4)の形成温 度に対しその後に成膜されるエピタキシャル膜(5.

とする請求項1~5のいずれか1項に記載の半導体基板 の製造方法。

【請求項7】 最後のエピタキシャル膜(6)の形成温 度を800℃以上としたことを特徴とする請求項1~6 のいずれか1項に記載の半導体基板の製造方法。

【請求項8】 最後のエピタキシャル膜(6)の形成温 度を830~850℃の範囲としたことを特徴とする請 求項1~6のいずれか1項に記載の半導体基板の製造方 法。

【請求項9】 半導体基板(10)にトレンチ(11) を形成した後のエピタキシャル膜(13)を形成する前 において、半導体基板(10)でのトレンチ(11)を 形成した面とは反対の面に基板(10)に対し引っ張り 応力を有する膜(12)を形成するようにしたことを特 徴とする請求項1~3のいずれか1項に記載の半導体基 板の製造方法。

【請求項10】 半導体基板としてシリコン基板(1 0)を用い、基板(10)に対し引っ張り応力を有する 膜としてシリコン窒化膜(12)を用いたことを特徴と する請求項9に記載の半導体基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体素子形成用 の基板加工技術に関するものである。

[0002]

【従来の技術】トレンチ埋込エピ成長を行う上では、ト レンチ深さによって側面での成長レートが異なる。具体 的には、トレンチ開口部に近いほど成長レートが大きい ため、結果としてトレンチ底部が埋まる前に開口部がふ さがりトレンチ内部に埋込不良が発生する。このような 埋込不良の発生を抑制する手段として、特開2001-196573号公報においてはHC1エッチングによる 開口部の除去処理を行う埋込エピタキシャル成長工程が 提案されている。

【0003】この技術を説明する。図10(a)に示す ように、半導体基板100にトレンチ101を形成し、 図10(b)に示すように、エピタキシャル成長法によ りトレンチ101内を含めた半導体基板100上にエピ タキシャル膜102を形成し、さらに、図10(c)に 示すように、塩化水素等のハロゲン化物を含んだ雰囲気 においてエピタキシャル膜102に対し塩化水素等のハ ロゲン化物の気相エッチング作用を用いてエピタキシャ ル膜102の一部をエッチングする。特に、減圧下での HCIエッチング処理では、より高温の供給律速条件に おいてエッチングすることによりトレンチ101の開口 部の選択的エッチングが可能となる特徴を用いて開口部 の除去処理を行う。これにより、トレンチ底面と側面と でなす角度(テーパ角) θをより小さくすることができ る。そして、図11(a)に示すように、再度、エピタ 6) の形成温度が同等またはそれ以下であることを特徴 50 キシャル成長法によりトレンチ101内を含めた半導体

3

基板100上にエピタキシャル膜103を形成してトレ ンチ101内を、重ねたエピタキシャル膜102,10 3にて埋め込む。さらに、スリット状の埋込不良を無く すべく水素雰囲気下でのアニールを行うことにより、図 11(b)のようにすることができる。

【0004】しかしながら、埋込トレンチが高アスペク トになるほどエッチング温度や時間のみの制御で得られ るテーパ角 θ には限界があり、結果として埋込不良がト レンチ内に残存することがある。

【0005】従って、従来のHC1エッチング処理を付 10 加した埋込エピ成膜工程において、より埋込性向上が可 能となるHCIエッチング技術が望まれている。

### [0006]

【発明が解決しようとする課題】本発明はこのような背 景の下になされたものであり、その目的は、埋込エピ成 膜工程においてより埋込性を向上させることが可能とな る半導体基板の製造方法を提供することにある。

### [0007]

【課題を解決するための手段】請求項1に記載の発明に よれば、半導体基板にトレンチを形成し、エピタキシャ 20 ル成長法によりトレンチ内を含めた半導体基板上にエピ タキシャル膜を形成した後、ハロゲン化物を含んだ雰囲 気においてエピタキシャル膜の形成の際の処理圧力以上 の雰囲気下にてハロゲン化物による気相エッチング作用 を用いてエピタキシャル膜の一部をエッチングし、その 後において、再度、エピタキシャル成長法によりトレン チ内を含めた半導体基板上にエピタキシャル膜を形成し てトレンチ内を重ねたエピタキシャル膜にて埋め込むこ とにより、埋込エピ成膜工程においてより埋込性が向上 する。

【0008】請求項2に記載の発明によれば、半導体基 板にトレンチを形成し、エピタキシャル成長法によりト レンチ内を含めた半導体基板上にエピタキシャル膜を形 成した後、ハロゲン化物を含んだ雰囲気においてエピタ キシャル膜の形成の際の処理圧力以上の雰囲気下にてハ ロゲン化物による気相エッチング作用を用いたエピタキ シャル膜の一部のエッチング処理と、エピタキシャル膜 の成膜処理とを複数回行ってトレンチ内を重ねたエピタ キシャル膜にて埋め込むことにより、埋込エピ成膜工程 においてより埋込性が向上する。

【0009】ここで、請求項3に記載のように、エピタ キシャル膜の一部のエッチング工程の後に、熱処理にて トレンチ内のエピタキシャル膜での角部の丸め加工を行 う工程を追加するようにしてもよい。

【0010】また、請求項4に記載のように、エピタキ シャル膜の一部のエッチング工程でのエピタキシャル膜 の形成の際の処理圧力以上の雰囲気下とは、常圧以下で あるとしたり、請求項5に記載のように、エピタキシャ ル膜の一部のエッチング工程でのエピタキシャル膜の形 成の際の処理圧力以上の雰囲気下とは、80~600t 50 を含んだ雰囲気において塩化水素の気相エッチング作用

orrの範囲であるとよい。

【0011】さらに、請求項6に記載のように、最初の エピタキシャル膜の形成温度に対しその後に成膜される エピタキシャル膜の形成温度が同等またはそれ以下であ ると、実用上好ましいものとなる。

【0012】また、請求項7に記載のように、最後のエ ピタキシャル膜の形成温度を800℃以上、特に、請求 項8に記載のように、最後のエピタキシャル膜の形成温 度を830~850℃の範囲とすると、エピ膜の埋込性 に優れたものとなる。

【0013】請求項9に記載のように、半導体基板にト レンチを形成した後のエピタキシャル膜を形成する前に おいて、半導体基板でのトレンチを形成した面とは反対 の面に基板に対し引っ張り応力を有する膜を形成する と、基板を反らせてトレンチ開口部を広げることがで き、エピ膜の埋込性に優れたものとなる。

【0014】具体的には、請求項10に記載のように、 半導体基板としてシリコン基板を用い、基板に対し引っ 張り応力を有する膜としてシリコン窒化膜を用いるとよ い。

### [0015]

【発明の実施の形態】 (第1の実施の形態)以下、この 発明を具体化した実施の形態を図面に従って説明する。 【0016】本実施形態における製造方法を、図1, 2, 3を用いて説明する。図1, 2は、各製造工程にお ける断面SEM像をスケッチしたものである。図3は、 エピタキシャル成長・気相エッチングの際の処理温度と 処理圧力についてのプロファイルである。

【0017】まず、図1(a)に示すように、シリコン 基板1を用意し、上面にシリコン酸化膜2を全面に形成 し、トレンチ形成領域となる部位の当該酸化膜2を除去 する。そして、この酸化膜2をマスクにしてシリコン基 板1をエッチングしてトレンチ3を形成する。なお、マ スクとして酸化膜2の代わりに、窒化膜あるいは酸化膜 と窒化膜を積層したものを用いてもよい。また、トレン チエッチングはドライエッチングもしくは異方性のウェ ットエッチングを用いる。

【0018】その後に、反応生成物、およびマスクとし て用いた酸化膜2の除去のための洗浄を行う。さらに、 図1(b)に示すように、エピタキシャル成長法により トレンチ3内を含めたシリコン基板1上にエピタキシャ ル膜4を形成する。より詳しくはLP-CVD装置を用 いたエピタキシャル成長を行う。また、図3のごとく (図中の埋込エピ成膜)、成長温度は860℃、成長圧 力は80torrとしている。

【0019】なお、エピ膜成膜の前に、非酸化性・非窒 化性ガスの減圧雰囲気において熱処理を行うことにより トレンチ内壁の平坦化処理を行うようにしてもよい。引 き続き、図1 (c) に示すように、塩化水素(HC1)

6

を用いたエピタキシャル膜4の一部のエッチング処理を行う。このとき、エピタキシャル膜4の形成の際の処理 圧力以上の雰囲気下とし、この条件下にて塩化水素の気相エッチング作用を用いたエピタキシャル膜4の一部のエッチング処理を行う。また、エッチング処理は非酸化性・非窒化性ガスの減圧雰囲気(具体的には水素雰囲気)にエッチングガスを導入することで行われる。

【0020】この工程をより詳しく説明する。装置はLP-CVD装置を用い、エピ成膜処理と連続処理とする(同一の真空装置内で連続して処理する)。図3のごと 10く(図中のHClエッチング)、温度は、1150℃である。また、圧力は図3のごとく600torrであり、エピ成膜圧力の80torr以上とする。

【0021】 このようにしてエッチングを行うことによりトレンチ3内での加工形状として、HC1エッチング後の加工エピ膜厚について、処理圧力の上昇(高水素分圧化)により開口部と底部の差が増加する。また、トレンチ3の開口部、中央部ともに処理圧力の上昇(高水素分圧化)により順テーパ化が顕著になる。

【0022】引き続き、図2(a)に示すように、同一 20の真空装置内で連続して、再度、エピタキシャル成長法によりトレンチ3内を含めたシリコン基板1上にエピタキシャル膜5を形成する。このとき、図3のごとく(図中の再埋込エピ成膜)、成膜温度は860℃、成膜圧力は80torrとしている。

【0023】そして、図2(b)に示すように、同一の 真空装置内で連続して、塩化水素を含んだ雰囲気におい て塩化水素の気相エッチング作用を用いたエピタキシャ ル膜4,5の一部のエッチング処理を行う。このとき も、前回と同様に、エピタキシャル膜4,5の形成の際 30 の処理圧力以上の雰囲気下とし、この条件下にて塩化水 素の気相エッチング作用を用いたエピタキシャル膜4, 5の一部のエッチング処理を行う。

【0024】このとき、一回目の、塩化水素ガスによるエピタキシャル膜の一部のエッチング処理のときの圧力(600torr)に比べ、今回の塩化水素ガスによるエピタキシャル膜の一部のエッチング処理のときの圧力を小さくする。つまり、図3のごとく、一回目のエッチング(図中のHC1エッチング)を600torrで行い、二回目のエッチング(図中の再HC1エッチング)を80torrで行う。また、処理温度(再HC1エッチング)は前回と同様、1150℃とする。

【0025】その後、図2(c)に示すように、同一の 真空装置内で連続して、再度、エピタキシャル成長法に よりトレンチ3内を含めたシリコン基板1上にエピタキ シャル膜6を形成する。このとき、図3のごとく(図中 の再々埋込エピ成膜)、成膜温度は840℃、圧力は8 0torrとしている。この一連のエピタキシャル膜の 成膜により、トレンチ3内が、重ねたエピタキシャル膜 4,5,6にて埋め込まれる。なお、各エピタキシャル

膜4,5,6は目的の導電型とすべく成膜時に必要なドーパントガスを導入する。

【0026】このように、トレンチ3内の加工形状として、エピ成膜とHClエッチングを繰り返すことにより、順テーパ化が顕著になる。その後、シリコン基板1上のエピタキシャル膜4,5,6の表面を平坦化する。これには、研磨処理、またはエッチバック、異方性ウェットエッチングのいずれか、または、複数組み合わせて行う。

【0027】そのようにして形成された半導体基板において、つまり、埋込後に行う平坦化研磨後において、トレンチ内に「す」等の埋込不良が減少していることを確認している。

【0028】以下、各種の実験を行ったので、それを説明する。本発明者らは図10,11を用いて説明した技術におけるHC1エッチング処理について各種の実験を行い次のような結果を得た。図4は、エッチング時間と埋込不良の発生状態を測定した結果を示し、横軸にはテーパ角 θ およびエッチング時間をとり、縦軸にはスリット状埋込不良の長さL(図11(a)参照)をとっている。この図4から、エッチング時間が長いほどトレンチ内に形成される埋込不良の大きさLは縮小することから、テーパ角 θ を小さくすること(順テーパ化すること)が埋込不良の低減に有効であることが分かる。

【0029】図5(a)は80torrでHC1エッチングを行った後の断面SEM像であり、図5(b)はその後に再エピ成膜にてトレンチ内を埋め込んだ後の断面SCM像である。また、図6(a)は600torrでHC1エッチングを行った後の断面SEM像であり、図6(b)はその後に再エピ成膜にてトレンチ内を埋め込んだ後の断面SEM像である。この図5,6から、80torrでHC1エッチングを行う場合に比べ600torrでHC1エッチングを行う方がトレンチ側面のテーパ角のが小さくなるとともに、スリット状埋込不良箇所の長さLが短くなることが分かった。即ち、HC1エッチング処理におけるテーパ加工法として、処理圧力を上昇させて(高水素分圧にて)HC1エッチングを行うことが有効である。

【0030】これは、処理圧力の上昇(高水素分圧)によりHClガスの平均自由工程が減少し、トレンチの深い部分でのエッチング量が減少し、一方、トレンチ開口部でのエッチング量はほぼ同等であり、そのため、結果として順テーパ化が進むためであると推定される。

【0031】よって、本実施の形態のようにHClエッチングを600torrで行うことは、図10,11を用いて説明した工程に比べ処理条件変更のみで対処できるため、追加処理や追加装置が不要である。また、処理圧力を上昇させての処理(高水素分圧での処理)のために、トレンチ内のコーナ部(角部)でのシリコン原子の移動が大きく、角部の丸め加工が進む。その結果、結晶

欠陥の抑制や応力集中の緩和が可能となる。

【0032】さらに、本実施形態では、HClエッチング処理におけるテーパ加工法として、処理圧力の上昇(高水素分圧)に加えて、複数回のHClエッチングを行うようにしている。詳しくは、HClエッチングとエピ成膜を複数回繰り返すことにより、トレンチ内の側面について順テーパ化が進み、結果的に埋込不良が低減される(順テーパ化の効果が大きくなり、埋込性が向上する)。またこの場合も、図10,11を用いて説明した工程に比べ処理条件変更のみであるため、追加装置が不10要である。

【0033】このとき、図3のごとく、一回目の、塩化水素ガスによるエピタキシャル膜の一部のエッチング処理のときの圧力(600torr)に比べ、それ以降における塩化水素ガスによるエピタキシャル膜の一部のエッチング処理のときの圧力を小さく(80torr)しており、この効果を、図7を用いて説明する。

【0034】図7(a)が一回目のエッチングを600 torrで行い、二回目のエッチングも600torrで行った場合であり、図7(b)が一回目のエッチング 20を600torrで行い、二回目のエッチングは80torrで行った場合である。図7(a)においてはトレンチ開口部でのエピ膜のみがエッチングされトレンチの中間の高さ部分のエピ膜はエッチングされず、トレンチ内の全体において順テーパ化されにくい。これに対し、図7(b)では、トレンチの開口部、中間の高さ部分ともにエピ膜がエッチングされ、トレンチ内の全体が順テーパ形状になる。

【0035】また、トレンチ埋め込みのための2回目のエピ成長(図3の再埋込エピ成膜)は860℃で行うこ 30ととし、3回目のエピ成長(図3の再々埋込エピ成膜)は840℃で行うこととした。これは、以下の実験結果によるものである。図8には、エピタキシャル成長温度とスリット状埋込不良箇所の長さL(図11(a)参照)との関係を示す。つまり、横軸にエピタキシャル成長温度をとり、縦軸にスリット状埋込不良箇所の長さLをとっている。この図から、エピタキシャル成長温度を840℃(低温)にすることで、埋め込み性が向上することが分かる。840℃以下では結晶性が悪くなり、トレンチ側壁からの成長の接合部で埋め込み不良が発生し40やすい。また、図3のごとく、1回目の埋込エピ成膜は860℃とし、結晶性を重視している。

【0036】以上のごとく本実施形態は下記の特徴を有する。

(イ) 図1(a)に示すように、シリコン基板1にトレンチ3を形成する工程と、図1(b)に示すように、エピタキシャル成長法によりトレンチ3内を含めたシリコン基板1上にエピタキシャル膜4を形成する工程と、図1(c)、図2(a),(b),(c)に示すように、塩化水素を含んだ雰囲気においてエピタキシャル膜4の50

形成の際の処理圧力以上の雰囲気下にて塩化水素の気相エッチング作用を用いたエピタキシャル膜の一部のエッチング処理と、エピタキシャル膜(5,6)の成膜処理とを複数回行ってトレンチ3内を、重ねたエピタキシャル膜4,5,6にて埋め込む工程と、シリコン基板1上のエピタキシャル膜4,5,6の表面を平坦化する工程と、を備えている。よって、埋込エピ成膜工程においてより埋込性が向上する。

(ロ) エピタキシャル膜の一部のエッチング工程でのエピタキシャル膜の形成の際の処理圧力以上の雰囲気下を、常圧以下とし、特に80~600torrの範囲とするとよく、本実施形態では1回目のエッチングを600torr、2回目のエッチングを80torrとした。

(ホ)最初のエピタキシャル膜4の形成温度に対しその後に成膜されるエピタキシャル膜5,6の形成温度が同等またはそれ以下とするとよく、本実施形態では1回目のエピ膜4では860 $^{\circ}$ 、3回目のエピ膜6では840 $^{\circ}$ としている。また、最後のエピタキシャル膜6の形成温度を800 $^{\circ}$ 以上とし、特に、830 $^{\circ}$ 850 $^{\circ}$ 0の範囲とするとよく、本実施形態では840 $^{\circ}$ としており、このようにすると、エピ膜の埋込性に優れたものとなる。

【0037】以下、これまで説明してきた実施形態に対する別例を説明する。塩化水素ガスによるエピ膜のエッチングを行った後において、水素雰囲気下での熱処理工程を追加し、トレンチ3内でのエピ膜の角部を丸め加工してトレンチ開口部での開口面積を大きくするようにしてもよい。より具体的には、例えば、装置はLP-CVD装置を用い、エピ成膜処理と連続処理とし、温度は、1150℃であり、圧力は80~600torrである(エピ成膜圧力の80torr以上とする)。このようにして、塩化水素ガスによるエッチングと、水素アニールとを繰り返すことにより、トレンチ開口部と底部の丸め加工を行い、トレンチ内をより順テーパ化するようにしてもよい。

【0038】この処理を追加して行う場合において、エピ成膜工程と、エピ膜の一部エッチング工程と、トレンチ内エピ膜角部の丸め工程と、エピ膜再成膜工程とを同一の真空装置内で連続して処理すると、より好ましいものとなる。また、トレンチ3内でのエピ膜の角部を丸め加工する工程は、非酸化性・非窒化性の減圧雰囲気において熱処理を行うものとするとよい。例えば、水素もしくは希ガスを用いる。また、温度についてはエピ成膜温度よりも高温とし、900℃以上、好ましくは1100℃以上とするとよい。真空度はエピ成膜時よりも大きく、好ましくは10torr以上、より好ましくは300torr以上とする。

【0039】また、前記(イ)では、図1(b),

(c)、図2(a), (b), (c)に示すように、塩

化水素を含んだ雰囲気においてエピタキシャル膜4の形成の際の処理圧力以上の雰囲気下にて塩化水素の気相エッチング作用を用いたエピタキシャル膜の一部のエッチング処理と、エピタキシャル膜(5,6)の成膜処理とを複数回行ってトレンチ3内を重ねたエピタキシャル膜4,5,6にて埋め込む工程としたが、これに代わり、1回のエッチングと、その後の1回のエピ成長にてトレンチ内を埋め込んでもよい。つまり、塩化水素を含んだ雰囲気において、エピタキシャル膜4の形成の際の処理圧力以上の雰囲気下にて塩化水素の気相エッチング作用を用いてエピタキシャル膜4の一部をエッチングする工程と、再度、エピタキシャル成長法によりトレンチ3内を含めたシリコン基板1上にエピタキシャル膜5を形成してトレンチ3内を重ねたエピタキシャル膜4,5にて埋め込む工程と、を備えたものとしてもよい。

【0040】他の手法として、図9に示すようにように してもよい。まず、図9 (a) に示すように、ウェハ状 のシリコン基板10を用意し、図9(b)に示すよう に、ウェハ状シリコン基板10の主表面(上面)にトレ ンチ11を形成する。そして、図9(c)に示すよう に、ウェハ状シリコン基板10の裏面(下面)に対しシ リコン窒化膜12を全面に形成する。このシリコン窒化 膜12はシリコン基板10に対し引っ張り応力を有し、 これによりシリコン基板10はその中央部において上が 凸となる状態で反る。その結果、トレンチ11の開口部 が広がる。その後、図9(d)に示すように、ウェハ状 シリコン基板10の主表面(上面)にエピ膜13を形成 するが、そのときウェハ状基板10を反らすことにより トレンチ開口部が広がっているのでエピ膜の埋込性に優 れており、「す」が形成されにくい。このようにしてト 30 レンチ11内を含めた基板10上にエピ膜13を形成し た後、前記実施形態で述べたように、エピ膜13の形成 の際の処理圧力以上でHClエッチング作用を用いてエ ピ膜13の一部をエッチングし、さらに、再度、トレン チ11内を含めた基板10上にエピ膜を形成してトレン チ11内を重ねたエピ膜にて埋め込む。そして、図9 (e) に示すように、ウェハ状基板10の裏面に形成し

たシリコン窒化膜12を、リン酸によるエッチングにて除去する。これにより反りが無くなる。次に、研磨等により基板10上のエピ膜の表面を平坦化する。

【0041】さらに他の手法として、エピ膜の再成膜の後に非酸化性・非窒化性の減圧雰囲気において(例えば水素雰囲気において)、熱処理を行うことにより埋込不良を改善する(無くす)ようにしてもよい。この場合において、これらの処理を同一の真空装置内で連続して処理すると、より好ましいものとなる。

【0042】また、塩化水素以外のハロゲン化物を含んだ雰囲気においてエピタキシャル膜4の形成の際の処理 圧力以上の雰囲気下にて塩化水素以外のハロゲン化物による気相エッチング作用を用いてエピタキシャル膜4の一部をエッチングするようにしてもよい。

### 【図面の簡単な説明】

【図1】実施の形態における断面 S E M像(スケッチ図)。

【図2】実施の形態における断面SEM像(スケッチ図)。

- 【図3】実施の形態における温度・圧力のプロファイル。
  - 【図4】埋込不良に関する実験結果を示す図。
  - 【図5】実験の際の断面SEM像(スケッチ図)。
  - 【図6】実験の際の断面SEM像(スケッチ図)。
  - 【図7】エッチング工程を説明するための図。
  - 【図8】埋込不良に関する実験結果を示す図。
  - 【図9】別例の半導体基板の製造方法を説明するための 図。


【図10】従来技術を説明するための断面SEM像(スケッチ図)。


【図11】従来技術を説明するための断面 S E M像(スケッチ図)。


### 【符号の説明】


1…シリコン基板、3…トレンチ、4…エピタキシャル 膜、5…エピタキシャル膜、6…エピタキシャル膜、1 0…シリコン基板、11…トレンチ、12…シリコン室 化膜、13…エピタキシャル膜。


[図8]











### フロントページの続き

(72)発明者 棚橋 滑隆

愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内

(72)発明者 山内 庄一

愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 4K030 BA40 BB12 CA04 CA12 DA09

JA09 JA10

5F004 AA16 BA19 DA29 DB01 EA27

EA34

5F045 AA06 AB02 AF03 BB12 HA13

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

· · · · · · · · · · · · · · · · · · ·
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.